在一个
存储器中容纳的
存储单元总数通常称为该存储器的存储容量。
存储容量用字数或字节数(B)来表示,如64K字,512KB,10MB。外存中为了表示更大的存储容量,采用
MB,GB,TB等单位。其中1KB=2^10B,1MB=2^20B,1GB=2^30B,1TB=2^40B。B表示
字节,一个字节定义为8个
二进制位,所以
计算机中一个字的
字长通常为8的倍数。
存储容量这一概念反映了
存储空间的大小。
时间
又称
存储器访问时间或读∕写时间,是指从启动一次存储器操作到完成该操作所经历的时间。具体讲,从一次读操作
命令发出到该操作完成,将数据读入
数据缓冲寄存器为止所经历的时间,即为
存储器存取时间。
周期
是指连续启动两次独立的
存储器操作(如连续两次读操作)所需间隔的最小时间。通常,存储周期略大于存储时间,其时间单位为ns
产品分类
RAM是构成内存的主要部分,其内容可以根据需要随时按地址读出或写入,以某种电触发器的状态存储,断电后信息无法保存,用于暂存数据,又可分为DRAM和SRAM两种。RAM一般使用动态半导体存储器件(DRAM)。因为CPU工作的速度比RAM的读写速度快,所以CPU读写RAM时需要花费时间等待,这样就使CPU的工作速度下降。人们为了提高CPU读写程序和数据的速度,在RAM和CPU之间增加了高速缓存(Cache)部件。Cache的内容是随机存储器(RAM)中部分存储单元内容的副本。
ROM是只读存储器,出厂时其内容由厂家用掩膜技术写好,只可读出,但无法改写。信息已固化在存储器中,一般用于存放系统程序BIOS和用于微程序控制。
PROM是可编程ROM,只能进行一次写入操作(与ROM相同),但是可以在出厂后,由用户使用特殊电子设备进行写入。
EPROM是可擦除的PROM,可以读出,也可以写入。但是在一次写操作之前必须用紫外线照射,以擦除所有信息,然后再用EPROM编程器写入,可以写多次。
EEPROM是电可擦除PROM,与EPROM相似,可以读出也可写入,而且在写操作之前,不需要把以前内容先擦去,能够直接对寻址的字节或块进行修改。
闪速存储器(Flash Memory),其特性介于EPROM与EEPROM之间。闪速存储器也可使用电信号进行快速删除操作,速度远快于EEPROM。但不能进行字节级别的删除操作,其集成度高于EEPROM。[1]
连接控制
容量扩展
芯片片选
CPU要实现对
存储单元的访问,首先要选择
存储芯片,即进行片选;然后再从选中的芯片中依地址码选择出相应的存储单元,以进行数据的存取,这称为字选。片内的字
构造图
选是由CPU送出的N条低位
地址线完成的,地址线直接接到所有
存储芯片的地址输入端,而存储芯片的
片选信号则大多是通过高位地址译码后产生的。
线选法:
线选法就是用除片内寻址外的高位
地址线直接分别接至各个
存储芯片的
片选端,当某地址线信息为0时,就选中与之对应的存储芯片。这些
片选地址线每次寻址时只能有一位有效,不允许同时有多位有效,这样才能保证每次只选中一个芯片。线选法不能充分利用系统的
存储器空间,把
地址空间分成了相互隔离的区域,给编程带来了一定困难。
全译码法:
全
译码法将除片内
寻址外的全部高位
地址线都作为地址
译码器的输入,译码器的输出作为各芯片的
片选信号,将它们分别接到
存储芯片的片选端,以实现对存储芯片的选择。全
译码法的优点是每片芯片的地址范围是唯一确定的,而且是连续的,也便于扩展,不会产生地址重叠的
存储区,但全译码法对译码
电路要求较高。
部分
译码法:所谓部分译码法即用除片内寻址外的高位地址的一部分来译码产生
片选信号,部分译码法会产生地址重叠。
连接方法
主存与CPU之间的
硬连接:主存与CPU的硬连接有三组连线:
地址总线(AB)、
数据总线(DB)和
控制总线(CB)。把主存看作一个黑盒子,存储器地址寄存器(MAR)和存储器数据寄存器(MDR)是主存和CPU之间的接口。MAR可以接收由
程序计数器(PC)的指令地址或来自
运算器的
操作数的地址,以确定要访问的单元。MDR是向主存写入数据或从主存读出数据的缓冲部件。MAR和MDR从功能上看属于主存,但通常放在CPU内。
CPU对主存的基本操作:CPU对主存进行读写操作时
模拟图
,首先CPU在地址总线上给出地址信号,然后发出相应的读写
命令,并在数据总线上交换信息。读写基本操作如下:
读:读操作是指从CPU送来的地址所指定的
存储单元中取出信息,再送给CPU,其操作过程如下:
地址——>MAR——ABCPU将地址信号送至地址总线
发读命令
M(MAR)——>DB——>MDR读出信息经数据总线至CPU
写:写操作是指将要写入的信息存入CPU所指定的
存储单元中,其操作过程是:
地址——>MAR——>ABCPU将地址信号送至地址总线
数据——>MDR——>DBCPU将要写入的数据送至数据总线
发写命令
WaitForMFC等待存储器工作完成信号
CPU与主存之间的速度匹配:同步
存储器读取和异步存储器读取。
异步存储器读取:CPU和主存间没有统一的时钟,由主存工作完成信号(MFC)通知CPU“主存工作已完成”。
同步存储器读取:CPU和主存采用统一时钟,同步工作,因为主存速度较慢,所以CPU与之配合必须放慢速度,在这种存储器中,不需要主存工作完成信号。
应用技术
快速读写
快速页式工作技术(动态存储器的快速读写技术):读写动态存储器同一行的数据时,其
行地址第一次读写时锁定后保持不变,以后读写该行多列中的数据时,仅锁存列地址即可,省去了锁存行地址的时间,加快了主
存储器的读写速度。
EDO(ExtendedDataOut)技术:在快速页式工作技术上,增加了
数据输出部分的数据锁存线路,延长输出数据的有效保持时间,从而地址信号改变了,仍然能取得正确的读出数据,可以进一步缩短地址送入时间,更加快了主存储器的读写速度。
并行读写
是指在主
存储器的一个工作周期(或较长)可以读出多个主存字所采用的技术。
方案1:一体多字结构,即增加每个主存单元所包括的
数据位,使其同时
存储几个主存字,则每一次读操作就同时读出了几个主存字。
方案2:多体交叉
编址技术,把主
存储器分成几个能独立读写的、
字长为一个主存字的主体,分别对每一个存储体进行读写;还可以使几个存储体协同运行,从而提供出比单个存储体更高的读写速度。
有两种方式进行读写:
1在同一个读写周期同时启动所有主存体读或写。
2让主存体顺序地进行读或写,即依次读出来的每一个
存储字,可以
主存储器
通过数据总线依次传送走,而不必设置专门的
数据缓冲寄存器;其次,就是采用交叉编址的方式,把连续地址的几个存储字依次分配在不同的存储体中,因为根据程序运行的局部性特性,短时间内读写地址相邻的主存字的概率更大。
数据传送
所谓成组数据传送就是地址总线传送一次地址后,能连续在数据总线上传送多个数据。而原先是每传送一次数据要使用两个
时钟周期:先送一次地址,后跟一次数据传送,即要传送N个数据,就要用2N个总线时钟周期,成组数据传送方式只用N+1个总线时钟周期。
实现成组
数据传送方式,不仅CPU要支持这种运行方式,主存也能提供足够高的数据读写速度,这往往通过主存的多体结构、
动态存储器的EDO支持等措施来实现。
动静态
静态
(1)
静态存储器的存储原理和芯片内部结构(P207)
地址总线:记为AB15~AB0,统一由
地址寄存器AR驱动,地址寄存器AR只接收ALU输出的信息。
(1)内存写周期用MMW信号标记
(5)内存在工作用MMREQ信号标记
(6)外设在工作用IOREQ信号标记
(7)写控存周期用SWA信号标记
数据总线:分为内部数据总线IB与外部数据总线DB两部分。主要完成
计算机各功能部件之间的
数据传送。设计总线的核心技术是要保证在任何时刻只能把一组数据发送到总线上,却允许一个和多个部件同时接受总线上的信息。所用的
电路通常为三态门电路。
系统时钟及时序:教学机晶振1.8432MHz,3分频后用614.4KHz的时钟作为系统主时钟,使CPU、内存、IO同步运行。CPU内部的有些
寄存器用时钟结束时的上升沿完成接受数据,而
通用寄存器是用低电平接收的。内存或I/O读写操作时,每个总线周期由两个时钟组成,第一个时钟,称为地址时间,用于传送地址;第二个时钟,称为数据时间,用于读写数据